Регистры акселерометра Bosch BMA456

0x00 - CHIP_ID - Chip identification code

Идентификационный код чипа BMA456

Reset value: 0x16

7	6	5	4	3	2	1	0
chip_id
r	r	r	r	r	r	r	r
0	0	0	1	0	1	1	0

0x02 - ERR_REG

Reports sensor error conditions

Reset value: 0x00

7	6	5	4	3	2	1	0
aux_err	fifo_err	reserved	error_code			cmd_err	fatal_err
r	r	---	r	r	r	r	r
0	0	0	0	0	0	0	0

aux_err

Error in I2C-Master detected. This flag will be reset when read.

Обнаружена ошибка в I2C-Master. Этот флаг будет сброшен при чтении.

fifo_err

Error in FIFO detected: Input data was discarded in stream mode. This flag will be reset when read.

Обнаружена ошибка в FIFO: входные данные были отброшены в потоковом режиме. Этот флаг будет сброшен при чтении.

error_code

Error codes for persistent errors.

Коды постоянных ошибок.

0 : no error is reported

1 : error in Register ACC_CONF

cmd_err

Command execution failed.

Не удалось выполнить команду.

fatal_err

Fatal Error, chip is not in operational state (Boot-, power-system). This flag will be reset only by power-on-reset or softreset.

Неустранимая ошибка: микросхема не находится в рабочем состоянии (загрузка, питание системы). Этот флаг будет сброшен только при перезагрузке или программном сбросе.

0x03 - STATUS

Sensor status flags

Reset value: 0x10

7	6	5	4	3	2	1	0
drdy_acc	reserved	drdy_aux	cmd_rdy	reserved	aux_man_op	reserved
r	---	r	r	---	r	---	---
0	0	0	1	0	0	0	0

drdy_acc

Data ready for accelerometer. It gets reset when one accelerometer DATA register is read out.

Готовы данные акселерометра. Сбрасывается автоматически при чтении регистра DATA акселерометра.

drdy_aux

Data ready for auxiliary sensor. It gets reset when one auxiliary DATA register is read out

Готовы данные вспомогательного сенсора. Сбрасывается автоматически при чтении регистра DATA вспомогательного интерфейса.

cmd_rdy

CMD decoder status. `0´ -> Command in progress `1´ -> Command decoder is ready to accept a new command.

aux_man_op

‘1’(‘0’) indicate a (no) manual auxiliary interface operation is ongoing.

Bits 15:10

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bits 9:8

CKD[1:0]

Clock division

Коэффициент связи между внутренней тактовой частотой таймера CK_INT и частотой дискретизации цифровых фильтров ETR, TIx

00 : t_dts = t_{ck_int}

01 : t_dts = 2 х t_{ck_int}

10 : t_dts = 4 х t_{ck_int}

11 : зарезервировано

Bit 7

ARPE

Auto-reload preload enable

Включение предварительной загрузки (буферизации) регистра TIMx_ARR:

0 : буферизация регистра TIMx_ARR отключена

1 : буферизация регистра TIMx_ARR включена

Bits 6:5

CMS[1:0]

Center-aligned mode selection

Выбор режима выравнивания по центру:

00 : Режим выравнивания по краям. Счетчик ведет отсчет вверх или вниз в зависимости от бита направления (DIR).

01 : Режим выравнивания по центру 1. Счетчик ведет попеременный отсчет вверх и вниз. Флаги прерывания сравнения выходных данных для каналов, настроенных на вывод (регистр CCxS=00 в TIMx_CCMRx), устанавливаются только тогда, когда счетчик ведет обратный отсчет (вниз).

10 : Режим выравнивания по центру 2. Счетчик ведет попеременный отсчет вверх и вниз. Флаги прерывания сравнения выходных данных для каналов, настроенных на вывод (регистр CCxS=00 в TIMx_CCMRx), устанавливаются только тогда, когда счетчик ведет прямой отсчет (вверх).

11 : Режим выравнивания по центру 3. Счетчик ведет попеременный отсчет вверх и вниз. Флаги прерывания сравнения выходных данных для каналов, настроенных на вывод (регистр CCxS=00 в TIMx_CCMRx), устанавливаются, когда счетчик ведет как прямой, так и обратный отсчет.

Bit 4

DIR

Direction

Направление счета

0 : прямой счет (вверх)

1 : обратный счет (вниз)

Bit 3

OPM

One-pulse mode

Режим одного импульса

0 : счетчик не останавливается при обновлении

1 : счетчик останавливается при обновлении (очищается бит CEN)

Bit 2

URS

Update request source

Источник запроса на обновление счетчика

0 : следующие события (если включены) генерируют прерывания для обновления счетчика или запрос DMA:

- окончание прямого или обратного счета (overflow/underflow)

- установка бита UG

- генерация сигнала на обновление счетчика через контроллер подчинённого режима.

1 : только окончание прямого или обратного счета (overflow/underflow) генерирует прерывания для обновления счетчика или запрос DMA.

Bit 1

UDIS

Update disable

Запрет обновления счетчика

0 : Событие обновления (UEV) генерируется при:

- окончание прямого или обратного счета (overflow/underflow)

- установка бита UG

- генерация сигнала на обновление счетчика через контроллер подчинённого режима.

1 : События обновления не генерируются. Теневый регистры сохраняют свои значения (TIMx_ARR, TIMx_PSC, TIMx_CCRx). Однако счетчик и прескалер повторно инициализируются, если установлен бит UG, или если от контроллера ведомого режима получен аппаратный сброс.

Bit 0

CEN

Counter enable

Разрешение работы счетчика

0 : стчетчик отключен

1 : стчетчик включен

CEN автоматически сбрасывается в одноимпульсном режиме при возникновении события обновления.

Режим счета внешних импульсов (external clock), стробирующий режим (gated mode) и режим энкодера (encoder mode) будут работать только при программно установленом бите CEN. В режиме триггера (trigger mode) бит CEN может быть установлен автоматически аппаратно.