Status register (IWDG_SR)

Регистр статуса IWDG-таймера STM32F10x

Смещение (Address offset): 0x0C

Reset value: 0x0000'0000

31	30	29	28	27	26	25	24
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
Reserved						PR[2:0]
---	---	---	---	---	---	r	r
0	0	0	0	0	0	0	0

Bits 31:2

Reserved

Reserved, read as 0

Зарезервировано. Всегда читается как 0

Bit 1

RVU

Watchdog counter reload value update

Флаг обновления значения счетчика сторожевого таймера IWDG

Устанавливается аппаратно, указывает на продолжение обновления значения счетчика. Сбрасывается аппаратно, когда операция завершена (занимает до 5 циклов RC 40 кГц).

Значение счетчика может быть обновлено только при сброшенном бите RVU.

Bit 0

PVU:

Watchdog prescaler value update

Флаг обновления значения предделителя сторожевого таймера IWDG

Устанавливается аппаратно, указывает на продолжение обновления значения предделителя. Сбрасывается аппаратно, когда операция завершена (занимает до 5 циклов RC 40 кГц).

Значение предделителя может быть обновлено только при сброшенном бите PVU.

//- stm32f10x.h

/*******************  Bit definition for IWDG_SR register  ********************/

#define  IWDG_SR_PVU     ((uint8_t)0x01)    /* Watchdog prescaler value update */
#define  IWDG_SR_RVU     ((uint8_t)0x02)    /* Watchdog counter reload value update */