Prescaler register (IWDG_PR)

Регистр предварительного делителя IWDG таймера STM32F10x

Смещение (Address offset): 0x04

Reset value: 0x0000'0000

31	30	29	28	27	26	25	24
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
Reserved					PR[2:0]
---	---	---	---	---	rw	rw	rw
0	0	0	0	0	0	0	0

Bits 31:3

Reserved

Reserved, read as 0

Зарезервировано. Всегда читается как 0

Bits [2:0]

PR[2:0]

Prescaler divider

Значение предварительного делителя

Поле с защитой от записи. Для записи значения необходимо сначала ввести код 0x5555 в регистр IWDG_KR, дождаться сброса бита PVU в регистре IWDG_SR, только затем записать значение предделителя.

Невыполнение процедуры приведёт к запрету доступа к регистру IWDG_PR.

000 : /4

001 : /8

010 : /16

011 : /32

100 : /64

101 : /128

110 : /256

111 : /256

Чтение регистра возвращает значение предделителя из домена напряжений VDD. Чтение действительно только при сброшенном бите PVU в регистре IWDG_SR.

//- stm32f10x.h

/******************  Bit definition for IWDG_PR register  ********************/

#define  IWDG_PR_PR       ((uint8_t)0x07)     /* PR[2:0] (Prescaler divider) */
#define  IWDG_PR_PR_0     ((uint8_t)0x01)     /* Bit 0 */
#define  IWDG_PR_PR_1     ((uint8_t)0x02)     /* Bit 1 */
#define  IWDG_PR_PR_2     ((uint8_t)0x04)     /* Bit 2 */