TIMx DMA address for full transfer (TIMx_DMAR)

Регистр DMA для пакетного доступа

Смещение (Address offset): 0x4C

Reset value: 0x0000

15	14	13	12	11	10	9	8
DMAB[15:8]
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
DMAB[7:0]
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Bits 15:0

DMAB[15:0]

DMA register for burst accesses

Регистр DMA для пакетного доступа

Операции обмена с регистром TIMx_DMAR приводят к фактическим операциям обмена с регистрами, расположенными по адресу: (TIMx_CR1 address) + (DBA + DMA index) x 4, где:

TIMx_CR1 address - адрес первого регистра таймера (это - первый регистр управления TIMx_CR1), который совпадает с базовым адресом таймера TIMx_BASE

DBA - индекс смещения DBA[4:0]. Определяет адрес регистра, с которым происходит обмен в режиме DMA. Или определяет адрес первого из последовательности регистров, если обмен производится с несколькими регистрами.

DMA index - последовательное аппаратно изменяемое значение от 0 до DBL[4:0]. Определяет конкретный регистр для обмена, если обмен производится с несколькими регистрами.


/*******************  Bit definition for TIM_DMAR register  *******************/
#define  TIM_DMAR_DMAB                       ((uint16_t)0xFFFF)            /* DMA register for burst accesses */