AHB peripheral clock enable register (RCC_AHBENR)

Регистр управления тактированием периферийных устройств на шине AHB

Смещение (Address offset): 0x14

Reset value: 0x0000'0014

31	30	29	28	27	26	25	24
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
Reserved					SDIOEN	Reserved	FSMCEN
---	---	---	---	---	rw	---	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
Reserved	CRCEN	Reserved	FLITFEN	Reserved	SRAMEN	DMA2EN	DMA1EN
---	rw	---	rw	---	rw	rw	rw
0	0	0	1	0	1	0	0

Bits 31:11

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 10

SDIOEN

SDIO clock enable

Включает тактирование интерфейса SD/MMC карт памяти

0 : тактирование отключено.

1 : тактирование интерфейса SD/MMC карт памяти включено.

Bit 9

Reserved

Always read as 0

Зарезервировано. Всегда читается как 0

Bit 8

FSMCEN

FSMC clock enable

Включает тактирование интерфейса FSMC (Flexible static memory controller)

0 : тактирование отключено.

1 : тактирование интерфейса FSMC включено.

Bit 7

Reserved

Always read as 0

Зарезервировано. Всегда читается как 0

Bit 6

CRCEN

CRC clock enable

Включает тактирование блока вычисления контрольной суммы CRC (cyclic redundancy check)

0 : тактирование отключено.

1 : тактирование блока CRC включено.

Bit 5

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 4

FLITFEN

FLITF clock enable

Включает тактирование интерфейса flash-памяти в спящем (Sleep) режиме

0 : тактирование отключено.

1 : тактирование интерфейса FLITF в спящем (Sleep) режиме включено.

Значение после сброса: 1 - тактирование включено.

Bit 3

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 2

SRAMEN

SRAM interface clock enable

Включает тактирование интерфейса SRAM памяти в спящем (Sleep) режиме

0 : тактирование отключено.

1 : тактирование интерфейса SRAM памяти в спящем (Sleep) режиме включено.

Значение после сброса: 1 - тактирование включено.

Bit 1

DMA2EN

DMA2 clock enable

Включает тактирование контроллера прямого доступа к памяти DMA2

0 : тактирование отключено.

1 : тактирование контроллера DMA2 включено.

Bit 0

DMA1EN

DMA1 clock enable

Включает тактирование контроллера прямого доступа к памяти DMA1

0 : тактирование отключено.

1 : тактирование контроллера DMA1 включено.

/******************  Bit definition for RCC_AHBENR register  ******************/

#define  RCC_AHBENR_DMA1EN             ((uint16_t)0x0001)            /* DMA1 clock enable */
#define  RCC_AHBENR_DMA2EN             ((uint16_t)0x0002)            /* DMA2 clock enable */

#define  RCC_AHBENR_SRAMEN             ((uint16_t)0x0004)            /* SRAM interface clock enable */
#define  RCC_AHBENR_FLITFEN            ((uint16_t)0x0010)            /* FLITF clock enable */

#define  RCC_AHBENR_CRCEN              ((uint16_t)0x0040)            /* CRC clock enable */
#define  RCC_AHBENR_FSMCEN             ((uint16_t)0x0100)            /* FSMC clock enable */
#define  RCC_AHBENR_SDIOEN             ((uint16_t)0x0400)            /* SDIO clock enable */

#define  RCC_AHBENR_OTGFSEN            ((uint32_t)0x00001000)         /* USB OTG FS clock enable */

#define  RCC_AHBENR_ETHMACEN           ((uint32_t)0x00004000)         /* ETHERNET MAC clock enable */
#define  RCC_AHBENR_ETHMACTXEN         ((uint32_t)0x00008000)         /* ETHERNET MAC Tx clock enable */
#define  RCC_AHBENR_ETHMACRXEN         ((uint32_t)0x00010000)         /* ETHERNET MAC Rx clock enable */