Clock interrupt register (RCC_CIR)

Регистр управления прерываниями от устройств тактирования

Смещение (Address offset): 0x08

Reset value: 0x0000'0000

31	30	29	28	27	26	25	24
Reserved
---	---	---	---	---	---	---	---
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
CSSC	Reserved		PLLRDYC	HSERDYC	HSIRDYC	LSERDYC	LSIRDYC
w	---	---	w	w	w	w	w
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
Reserved			PLLRDYIE	HSERDYIE	HSIRDYIE	LSERDYIE	LSIRDYIE
---	---	---	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
CSSF	Reserved		PLLRDYF	HSERDYF	HSIRDYF	LSERDYF	LSIRDYF
r	---	---	r	r	r	r	r
0	0	0	0	0	0	0	0

Bits 31:24

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 23

CSSC

Clock security system interrupt clear

Сброс флага CSSF (блока контроля стабильности частоты)

Только для записи.

0 : нет действий.

1 : сброс флага CSSF.

Bits 22:21

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 20

PLLRDYC

PLL ready interrupt clear

Сброс флага PLLRDYF - готовности PLL

Только для записи.

0 : нет действий.

1 : сброс флага PLLRDYF.

Bit 19

HSERDYC

HSE ready interrupt clear

Сброс флага HSERDYF - стабилизации частоты генератора HSE

Только для записи.

0 : нет действий.

1 : сброс флага HSERDYF.

Bit 18

HSIRDYC

HSI ready interrupt clear

Сброс флага HSIRDYF - стабилизации частоты генератора HSI

Только для записи.

0 : нет действий.

1 : сброс флага HSIRDYF.

Bit 17

LSERDYC

LSE ready interrupt clear

Сброс флага LSERDYF - стабилизации частоты генератора LSE

Только для записи.

0 : нет действий.

1 : сброс флага LSERDYF.

Bit 16

LSIRDYC

LSI ready interrupt clear

Сброс флага LSIRDYF - стабилизации частоты генератора LSI

Только для записи.

0 : нет действий.

1 : сброс флага LSIRDYF.

Bits 15:13

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 12

PLLRDYIE

PLL ready interrupt enable

Разрешает прерывание при стабилизации частоты умножителя PLL

0 : прерывание запрещено.

1 : прерывание разрешено.

Bit 11

HSERDYIE

HSE ready interrupt enable

Разрешает прерывание при стабилизации частоты внешнего генератора HSE

0 : прерывание запрещено.

1 : прерывание разрешено.

Bit 10

HSIRDYIE

HSI ready interrupt enable

Разрешает прерывание при стабилизации частоты внутреннего генератора HSI 8 МГц

0 : прерывание запрещено.

1 : прерывание разрешено.

Bit 9

LSERDYIE

LSE ready interrupt enable

Разрешает прерывание при стабилизации частоты внешнего генератора LSE 32 кГц

0 : прерывание запрещено.

1 : прерывание разрешено.

Bit 8

LSIRDYIE

LSI ready interrupt enable

Разрешает прерывание при стабилизации частоты внутреннего генератора LSI 40 кГц

0 : прерывание запрещено.

1 : прерывание разрешено.

Bit 7

CSSF

Clock security system interrupt flag

Флаг CSSF - сбоя генератора HSE и сработки блока контроля стабильности частоты CSS

Только для чтения. Устанавливается аппаратно при обнаружении сбоя генератора HSE. Сбрасывается программно установкой бита CSSC.

0 : нет нарушения стабильности тактовой частоты.

1 : сработало прерывание блока контроля стабильности частоты CSS.

Bits 6:5

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

Bit 4

PLLRDYF

PLL ready interrupt flag

Флаг PLLRDYF - готовности (стабилизации частоты) умножителя PLL

Только для чтения. Устанавливается аппаратно при стабилизации частоты умножителя PLL и разрешённом прерывании PLLRDYDIE=1. Сбрасывается программно установкой бита PLLRDYC.

0 : нет прерывания.

1 : сработало прерывание при стабилизации частоты умножителя PLL.

Bit 3

HSERDYF

HSE ready interrupt flag

Флаг HSERDYF - стабилизации частоты генератора HSE

Только для чтения. Устанавливается аппаратно при стабилизации частоты генератора HSE и разрешённом прерывании HSERDYDIE=1. Сбрасывается программно установкой бита HSERDYC.

0 : нет прерывания.

1 : сработало прерывание при стабилизации частоты генератора HSE.

Bit 2

HSIRDYF

HSI ready interrupt flag

Флаг HSIRDYF - стабилизации частоты генератора HSI

Только для чтения. Устанавливается аппаратно при стабилизации частоты генератора HSI и разрешённом прерывании HSIRDYDIE=1. Сбрасывается программно установкой бита HSIRDYC.

0 : нет прерывания.

1 : сработало прерывание при стабилизации частоты генератора HSI.

Bit 1

LSERDYF

LSE ready interrupt flag

Флаг LSERDYF - стабилизации частоты генератора LSE

Только для чтения. Устанавливается аппаратно при стабилизации частоты генератора LSE и разрешённом прерывании LSERDYDIE=1. Сбрасывается программно установкой бита LSERDYC.

0 : нет прерывания.

1 : сработало прерывание при стабилизации частоты генератора LSE.

Bit 0

LSIRDYF

LSI ready interrupt flag

Флаг LSIRDYF - стабилизации частоты генератора LSI

Только для чтения. Устанавливается аппаратно при стабилизации частоты генератора LSI и разрешённом прерывании LSIRDYDIE=1. Сбрасывается программно установкой бита LSIRDYC.

0 : нет прерывания.

1 : сработало прерывание при стабилизации частоты генератора LSI.

/*******************  Bit definition for RCC_CIR register  ********************/
#define  RCC_CIR_LSIRDYF                     ((uint32_t)0x00000001)        /* LSI Ready Interrupt flag */
#define  RCC_CIR_LSERDYF                     ((uint32_t)0x00000002)        /* LSE Ready Interrupt flag */
#define  RCC_CIR_HSIRDYF                     ((uint32_t)0x00000004)        /* HSI Ready Interrupt flag */
#define  RCC_CIR_HSERDYF                     ((uint32_t)0x00000008)        /* HSE Ready Interrupt flag */

#define  RCC_CIR_PLLRDYF                     ((uint32_t)0x00000010)        /* PLL Ready Interrupt flag */
#define  RCC_CIR_PLL2RDYF                    ((uint32_t)0x00000020)        /* PLL2 Ready Interrupt flag */
#define  RCC_CIR_PLL3RDYF                    ((uint32_t)0x00000040)        /* PLL3 Ready Interrupt flag */

#define  RCC_CIR_CSSF                        ((uint32_t)0x00000080)        /* Clock Security System Interrupt flag */

#define  RCC_CIR_LSIRDYIE                    ((uint32_t)0x00000100)        /* LSI Ready Interrupt Enable */
#define  RCC_CIR_LSERDYIE                    ((uint32_t)0x00000200)        /* LSE Ready Interrupt Enable */
#define  RCC_CIR_HSIRDYIE                    ((uint32_t)0x00000400)        /* HSI Ready Interrupt Enable */
#define  RCC_CIR_HSERDYIE                    ((uint32_t)0x00000800)        /* HSE Ready Interrupt Enable */

#define  RCC_CIR_PLLRDYIE                    ((uint32_t)0x00001000)        /* PLL Ready Interrupt Enable */
#define  RCC_CIR_PLL2RDYIE                   ((uint32_t)0x00002000)        /* PLL2 Ready Interrupt Enable */
#define  RCC_CIR_PLL3RDYIE                   ((uint32_t)0x00004000)        /* PLL3 Ready Interrupt Enable */

#define  RCC_CIR_LSIRDYC                     ((uint32_t)0x00010000)        /* LSI Ready Interrupt Clear */
#define  RCC_CIR_LSERDYC                     ((uint32_t)0x00020000)        /* LSE Ready Interrupt Clear */
#define  RCC_CIR_HSIRDYC                     ((uint32_t)0x00040000)        /* HSI Ready Interrupt Clear */
#define  RCC_CIR_HSERDYC                     ((uint32_t)0x00080000)        /* HSE Ready Interrupt Clear */

#define  RCC_CIR_PLLRDYC                     ((uint32_t)0x00100000)        /* PLL Ready Interrupt Clear */
#define  RCC_CIR_PLL2RDYC                    ((uint32_t)0x00200000)        /* PLL2 Ready Interrupt Clear */
#define  RCC_CIR_PLL3RDYC                    ((uint32_t)0x00400000)        /* PLL3 Ready Interrupt Clear */

#define  RCC_CIR_CSSC                        ((uint32_t)0x00800000)        /* Clock Security System Interrupt Clear */