ADC watchdog high threshold register (ADC_HTR)

Регистр верхней границы аналогового сторожевого таймера АЦП

Смещение (Address offset): 0x24

Reset value: 0x0000'0FFF

31	30	29	28	27	26	25	24
Reserved
---
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
Reserved
---
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
Reserved				HT[11:8]
---				rw
0	0	0	0	1	1	1	1

7	6	5	4	3	2	1	0
HT[7:0]
rw
1	1	1	1	1	1	1	1

Биты

Имя

Описание

31:12

Reserved

Must be kept at reset value

Зарезервировано. Должно быть сохранено значение после сброса

11:0

HT[11:0]

Analog watchdog high threshold

Значение верхней границы аналогового сторожевого таймера АЦП

Значение можно менять во время преобразования. Из-за задержки записи в этот регистр может возникнуть неопределённость в моменте, с которого новое значение начнёт действовать.

Для разрешения, отличного от 12 бит (в некоторых сериях STM32), максимальное значение HT должно соответствовать выбранному разрешению.

Если результат преобразования АЦП оказывается выше порога HT[11:0], устанавливается флаг AWD в регистре состояния ADC_SR. При установленном бите AWDIE в регистре ADC_CR1 генерируется соответствующее прерывание.

Аналоговый сторожевой таймер может контролировать один канал, группу каналов или все каналы одновременно.

//- stm32f10x.h

/*******************  Bit definition for ADC_HTR register  ********************/

#define  ADC_HTR_HT     ((uint16_t)0x0FFF)     /* Analog watchdog high threshold */